Обработка входной информации Х в выходную У в любых схемах ЭВМ обеспечивается преобразователями или цифровыми автоматами двух видов: комбинационными схемами и схемами с памятью.
Комбинационные схемы (КС) – это схемы, у которых выходные сигналы Y = (у1, у2, …, уm) в любой момент дискретного времени однозначно определяются совокупностью входных сигналов Х = (х1, х2,…, хn), поступающих в тот же момент времени t.
Реализуемый в КС способ обработки информации называется комбинационным потому, что результат обработки зависит только от комбинации входных сигналов и формируется сразу при поступлении входных сигналов. Поэтому одним из достоинств комбинационных схем является их высокое быстродействие. Преобразование информации однозначно описывается логическими функциями вида Y=f(Х).
Логические функции и соответствующие им комбинационные схемы подразделяют на регулярные и нерегулярные структуры. Регулярные структуры предполагают построение схемы таким образом, что каждый из ее выходов строится по аналогии с предыдущими. В нерегулярных структурах такая аналогия отсутствует.
В практике проектирования ЭВМ накоплен огромный опыт по синтезу различных схем. Многие регулярные структуры положены в основу построения отдельных ИС малой и средней степени интеграции или отдельных функциональных частей БИС и СБИС. Из регулярных комбинационных схем наиболее распространены:
- дешифраторы,
- шифраторы,
- схемы сравнения,
- комбинационные сумматоры,
- коммутаторы и др.
Рассмотрим принципы построения подобных регулярных структур.
Дешифраторы (ДШ) — это комбинационные схемы с п входами и m =2n выходами и преобразующая двоичный код на своих входах в унитарный код на выходах.
Унитарным называется двоичный код, содержащий одну и только одну единицу, например 00100000.
Единичный сигнал, формирующийся на одном из т выходов, однозначно соответствует комбинации входных сигналов. Например, разработка структуры ДШ для п=3 согласно методике, изложенной в п.2.4, позволяет получить таблицу истинности и логические зависимости.
Таблица истинности дешифратора
|
Входы |
Выходы |
|||||||
|
X2 |
X1 | X0 | Y0 | Y1 | … | Y5 | Y6 | Y7 |
|
0 |
0 | 0 | 1 | 0 | 0 | 0 |
0 |
|
|
0 |
0 | 1 | 0 | 1 | 0 | 0 |
0 |
|
| 0 | 1 | 0 | 0 | 0 | 0 | 0 |
0 |
|
|
0 |
1 | 1 | 0 | 0 | … | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 |
0 |
|
| 1 | 0 | 1 | 0 | 0 | 1 | 0 |
0 |
|
| 1 | 1 | 0 | 0 | 0 | 0 | 1 |
0 |
|
| 1 | 1 | 1 | 0 | 0 | 0 | 0 |
1 |
|
Условно-графическое обозначение трехвходового дешифратора
Рассмотрим логические зависимости при формировании сигнала на одном из его выходов (например, сигнал f5 на выходе 5): 
|
Х1Х2 Х0 |
00 | 01 | 10 | 11 |
|
0 |
0 | 0 | 0 |
0 |
| 1 | 0 | 1 | 0 |
0 |
Реализация ДШ в одноэлементном базисе «Штрих Шеффра» 
достаточно проста:
Из представленной схемы видно, что фактически логику преобразования выполняет лишь элемент 2, в то время как элемент 1 служит для получения инверсии сигнала x1, а элемент 3преобразует полученное на элементе 2 инверсное значение функции в прямое. Многие элементы хранения, например триггерные схемы, позволяют получать сигнал в парафазном коде, то есть имеют два выхода, на одном из которых сигнал имеет прямое, а на другом – инверсное значение. Это позволяет избавиться от элемента 1 в схеме. Если предположить, что значения выходных сигналов имеют инверсный вид по отношению к представленному в таблице 3.1, то отпадает необходимость в элементе 3. В большинстве реальных интегральных микросхем реализованы именно дешифраторы с инверсными выходами. Обозначение такого дешифратора показано на рисунке:
На выходах такого дешифратора образуется унитарный код, содержащий один и только один ноль. Например, если входные сигналы имеют значение 1102=610, то выходы дешифратора, представленного на рисунке 3.3, будут находиться в состоянии 10111111, то есть выход 6 будет иметь значение, отличное от остальных выходов.
Дешифраторы широко применяются в различных устройствах компьютеров. Прежде всего, они используются для выбора ячейки запоминающего устройства, к которой производится обращение для записи или считывания информации, для расшифровки кода операции и т.д. При этом часть разрядов адресного кода может дешифрироваться дешифраторами, выполненными в виде отдельных интегральных схем, а другая часть разрядов (обычно младшая) дешифрируется с помощью дешифраторов, встроенных непосредственно в БИС запоминающего устройства. Кроме того, дешифраторы находят применение в устройстве управления для определения выполняемой операции, построения распределителей импульсов и в других блоках.
Шифратор – схема, имеющая 2n входов и n выходов, функции которой во многом противоположны функции дешифратора Эта комбинационная схема в соответствии с унитарным кодом на своих входах формирует позиционный код на выходе.
Таблица истинности шифратора
|
Входы |
Выходы | ||||
|
Х3 |
X2 | X1 | X0 | y0 |
y1 |
| 0 | 0 | 0 | 1 | 0 |
0 |
|
0 |
0 | 1 | 0 | 0 |
1 |
| 0 | 1 | 0 | 0 | 1 |
0 |
| 1 | 0 | 0 | 1 | 1 |
1 |
Компараторы – это комбинационные схемы, осуществляющие сравнение двух чисел. Результатом сравнения является обнаружение одного из трех состояний: A=B, A>B, A<B.
Компаратор (схемы сравнения) обычно строятся как поразрядные. Они широко используются и автономно, и в составе более сложных схем, например, при построении сумматоров.
Таблица истинности (таблица 3.3) отражает логику работы 1-го разряда схемы сравнения при сравнении двух векторов А и В. На рисунке 3.5 показана структурная схема компаратора.
Таблица истинности компаратора
|
Входы |
Выходы | ||||
|
Аi |
Вi | YA=B | YA>B | YA<B | |
|
0 |
0 | 1 | 0 | 0 | |
|
0 |
1 | 0 | 0 |
1 |
|
| 1 | 0 | 0 | 1 |
0 |
|
| 1 | 1 | 1 | 0 |
0 |
|
